半导体硅作为现代电子工业的基础材料已有半个世纪的历史，尽管集成电路密度遵循“摩尔定律”不断提高，设计线宽急剧减小，硅材料总能适应器件发展，满足其越来越苛刻的要求。近年来，世界各发达国家相继推出微电子、光电子技术和知识创新方面的计划，促进信息产业的发展。2004年我国集成电路销售收入达到540亿元，市场规模达到2800亿元，中国集成电路产业的突破性进展，进一步奠定了半导体硅在21世纪持续发展的基础。可以预计，大直径硅单晶和硅基材料的均匀性、完整性及表面质量将成为决定新一代集成电路性能、成品率和可靠性的重要因素。

　　对于微/纳米集成电路所需的200mm(8英寸)、300mm(12英寸)乃至更大直径的450mm硅片来说，其成本、基本参数指标、金属污染和缺陷控制、表面形态与质量等都面临着新的挑战。硅材料的标准、生产工艺、检测方法与技术也将成为今后研究的主要内容和推动产业发展的关键。此外，硅基材料的研究与开发已日臻成熟，并在器件与电路的制备方面取得了引人注目的进展。本文还将介绍集成电路用外延硅、锗硅及绝缘体上硅(SOI)等硅基材料的特性、制备工艺技术以及未来的发展前景。

　　单位：亿美元

　　进入超大规模集成电路时代以来，大直径硅单晶一直是热门的研发课题，图2所示为晶体生长中[2]传质、传热及缺陷形成的过程。目前国际上主流工业产品仍为直径200mm硅片。2004年300mm硅片已经占总消耗量的10%以上，我国也于1997年拉制出300mm硅单晶。国际半导体材料与设备协会虽已制定了直径300mm硅片的标准，但生长300mm或更大直径的硅单晶仍面临四个方面的问题：坩埚中热对流随熔体量增大愈加强烈，表示热对流驱动作用的无量纲数Gr迅速增大，导致有湍流出现，将严重影响大直径单晶的完整性和均匀性;传统的细颈不能支撑重量300 kg以上的晶棒，同时细颈部位温度增高，缩颈过程容易发生位错，并迅速延伸;点缺陷影响明显，消除氧化层错等缺陷更加困难;每次拉晶成本大大增加，这意味着必须加强计算机模拟工作，减少实验次数。Dupret等人[3]和Seidl 等人[4]报告了生长大直径单晶熔体动力学数学模型，Chandrasekhar等人[5,6]报告了以新的缩颈技术生长300mm无位错硅单晶。为进一步降低直径大于300mm硅单晶的成本，屠海令等人[7]针对大直径硅单晶生长过程熔体热对流强烈的问题和集成电路新的技术要求，提出优化24-28”热场与快速拉晶相结合的技术路线，提高了径向温度均匀性，抑制了坩埚中熔体热对流;同时通过调整纵向固液交界温度梯度与拉晶速率之比，较好地控制了微缺陷的尺度和密度。上世纪90年代后期日本成立了超级硅晶体研究所(简称SSI)，实行了5年计划，包括直径400mm的单晶制备、晶片加工和外延生长等三部分内容，研究经费为1340亿日元。而美国半导体工业协会(SIA)则提出硅单晶由直径300mm直接过渡到450mm比较合理，并计划在2005年统一协调意见后确认450mm作为下一代硅材料的起始年度。

　　2.晶体缺陷与缺陷工程

　　半导体硅材料中的缺陷一直是重要的研究课题。早在20世纪70年代中期，Rozgonyi[8]就提出了“wheel of misfortune”的概念，并指出检测诊断技术及确定各种硅中缺陷具有举足轻重的作用。当时集成电路的工艺仅有50多步。现在，随着集成电路密度向千兆位比特发展，设计线宽趋向深亚微米乃至纳米数量级，制造工艺已超过400步，成品率也大大提高，因此硅单晶中点缺陷的作用愈显重要。硅中点缺陷由空位和自间隙原子组成，其类型、浓度与分布，直接与晶体生长工艺和热处理条件有关。研究人员[9-12]发现几种长入缺陷，如LSTD(laser scattering tomography defect), FPD(flow pattern defect), SEPD(secco etch pit defect), COP(crystal originated pit)等均由同一种八面体空洞构成，这些八面体空洞是晶体生长过程中空位聚集的结果[13]。大量实验数据表明，大直径直拉硅单晶的生长速度与固液交界面处的温度梯度是影响点缺陷的两个重要因素。理论计算也指出：晶体生长速率V与点缺陷的输运相联系，而晶体∕熔体交界处的轴向温度梯度G与点缺陷在固液交界面的湮灭过程有关。V/G 值的大小将决定晶体中点缺陷的类型和浓度[14]。Voronkov[15] 提出V/G有一个经验临界值，大约为1.3×10-3cm-2m-1k-1，大于此值，则单晶中点缺陷以空位占优势。点缺陷动力学的计算机模拟仍处于发展的初期[16]，部分原因是需要热场和液流的模拟结果作为缺陷模拟的基础。单晶的热场和晶体∕熔体界面形状的数学描述尤为重要。当模拟晶体生长过程中点缺陷动力学时，以连续平衡模型为基础，并包含硅晶格内发生的扩散、对流和反应过程。在实际的硅单晶中，缺陷的状态更为复杂，因为空位和自间隙原子还要与氧原子结合，形成复合体，因此，在生产中如何有效地控制和利用这些缺陷，一直是半导体材料及器件工艺技术研究中的重要课题。

　　从20世纪80年代提出缺陷工程的概念以来，已有大量的研究成果并应用于改善硅片的质量和提高材料表面的完整性。其中内、外吸除技术已广泛用于硅片和集成电路的制备工艺。缺陷工程的基本思路是控制并利用晶体生长和加工中产生的缺陷，保证和提高材料与集成电路的性能。缺陷工程的工艺实施必须与材料的性能参数及集成电路工艺相匹配，例如对低于1000℃的集成电路工艺来说，硅片氧含量的选择既要权衡硅片翘曲的后果，又要考虑保证内吸除机制。近年来，外吸除工艺亦有新进展，如沉积多晶硅、背面软损伤等，它不仅适用于低氧含量硅片，而且可与内吸除工艺配合产生更好的作用。此外，深亚微米级集成电路栅极二氧化硅层的漏电是影响电路质量和成品率的决定性因素，栅氧化层完整性(GOI)的概念已被广泛采用，以评价硅材料的质量。目前，消除晶体原生凹坑(COP)缺陷是大直径硅片研究中的热门课题，最近我们发现注锗和固相外延工艺相结合可消除硅片表面的COP缺陷，这一结果引起了许多研究人员的重视[17]。可以预计，随着硅材料产业的发展，硅中缺陷的行为与控制，缺陷与杂质的互作用，利用缺陷改善材料的质量，不仅是重要的研究课题，而且具有广阔的应用前景。

　　3.杂质行为与材料性能

　　硅中金属特别是过渡金属杂质具有很高的电活性，目前，铁、铜、镍、锌、铬等是半导体硅材料中危害较大的金属元素。对于超大规模集成电路用硅片，一般要求上述每种元素的表面含量少于1011cm-2。直径300mm硅片表面金属含量指标更严，已接近目前检测设备的灵敏度极限。表面浓度低于1010cm-2的测量技术主要采用气相分解(VPD)、原子吸收，ICP质谱与全反射X射线荧光谱(TXRF)。为避免不可控的漏电流弱化电路性能，少数载流子寿命(少子寿命)扫描测量越来越派上用场。硅中少子寿命主要取决于外来杂质和起陷阱作用的晶体缺陷，近年来，表面光电压法(SPV)[18]测量少子寿命取得了较大进展。Shimura[19]等人研究了钠、镍、铜、钨、金、铬、钴、铝、铁对硅中少子寿命的影响。此外，硅中间隙铁与FeB复合体对表面复合速度和复合寿命的影响已成为大规模集成电路和硅材料电学性能研究中的重要课题[20]。屠海令等人研究了工艺参数与p型硅片中铁浓度及其二维分布的关系并计算了对硅中少子扩散长度的影响[21]。

　　铜在硅中有较高的溶解度和扩散系数，可在较低的温度下快速扩散，多年来一直是半导体材料与器件制备工艺中极力避免的金属杂质。IBM宣布其铜互连技术开发成功后，引起了集成电路制造业的极大兴趣。1998年9月IBM成功推出400MHz Power PCTM 740/750电路，再次证明铜互连技术的作用。但是，铜基底层沉积，铜填入及化学机械抛光等关键技术均有待进一步完善，同时降低这些工艺过程中的铜污染亦成为当前的重要研究课题。

　　掺入某些稀土金属可改善硅的光电特性。20世纪80年代中期，掺铒硅在光激发或电注入条件下，在1.54μm处观察到了发光现象[22]，这引起了研究者的广泛兴趣。麻省理工学院Kimerling研究组与贝尔实验室合作曾研制了波长1.54μm的掺铒硅发光二极管，并继续开展掺稀土杂质硅材料光电子学方面的基础研究[23]，有关半导体材料稀土掺杂的理论及应用，请参阅文献[24]。

　　硼、磷、砷是半导体硅中最常见的三种非金属掺杂元素，硼、磷分别是制备p型和n型半导体硅材料的掺杂剂，而重掺砷硅片是制作高端功率器件和集成电路的重要衬底材料。氧、碳、氢、氮是硅中研究最多的四种非金属元素。对于氧、碳杂质，通常的做法是控制硅中氧含量，降低碳含量。一般的集成电路工艺仍然使用间隙氧含量在20～28ppm(ASTM旧标准)的硅衬底。此外，氧沉淀一直是令人瞩目的研究课题。使用磁场控制直拉单晶中氧含量的实验还在继续，实验证明，采用cusp磁场可有效地用来控制硅单晶中的氧[25]，对改善200mm以上的大直径单晶的均匀性具有实际意义。在集成电路工艺中，氧沉淀对金属杂质的内吸除(IG)是有益的[26]，IG可延长少子寿命并提高器件成品率。由于电路的设计线宽不断减小，氧浓度及其轴向和径向均匀性的精确控制，在硅单晶的生长工艺中显得更为重要。

　　硅中氧与点缺陷的相互作用对材料质量和集成电路性能有着重要影响。在大直径硅单晶中氧和空位的浓度很高，间隙氧产生压应力场，而空位产生张应力场，异质成核的势垒比均质成核要小得多。Bae等人[27]提出形成缺陷的两条途径如下：

　　mV+nO→VmOn加空位→空洞

　　加氧→氧沉淀

　　该课题组认为，单晶冷却时主要的缺陷成核物是补偿晶格应力的空位-氧复合体，经历结晶、点缺陷扩散、点缺陷团聚并长大和形成异质氧沉淀等四个过程[28]，图3给出了点缺陷浓度的变化和形成的各类缺陷在晶体中的位置。同时，他们还发现了反常的氧沉淀(AOP)可成为氧化层错的核。

　　硅中氢的行为，特别是有关氢对缺陷和杂质的钝化作用的研究已有较长的历史，但最近由于SMART-CUT的SOI材料的实用化和经氢高温热处理的“高级硅片”的商品化，使众多的研究工作者，更加关注氢注入后硅中缺陷的行为以及相关的动力学特征[29-31]。Stavola[32]评论硅中氢可与许多缺陷作用，并在与本征点缺陷作用中扮演很重要的角色。氢不但可与施主或受主杂质形成复合体，而且还能在硅中形成分子。Weber等人[33]观察到两种氢分子状态，其中一种是高度可动性分子，不仅在晶格间隙中存在，且极易被空洞俘获，并具有与氢气相似的拉曼谱特征。 氮在硅中行为也引起了一些研究者的兴趣，有人以掺氮来提高硅片的机械强度从而减小热处理导致的翘曲，并发现掺氮硅单晶中存在氮氧复合体及与氮相关的新施主。Ammon等人[34]发现氮与空位可形成复合体，硅片中空洞的尺寸与氮含量有函数关系。也有研究者报告，硅中氮氧复合体可抑制热施主和新施主的形成。

　　4.表面形貌与表面质量控制

　　众所周知，集成电路密度每3年提高4倍，每一代DRAM光刻线宽的缩小系数为1.46，硅片平整度相应地也要不断提高。20世纪90年代初又引入了微粗糙度的概念，系指硅片表面纳米量级的起伏变化，它将影响GOI和深亚微米集成电路的成品率和性能。大直径硅片的抛光、化学清洗、热处理等工艺都是影响微粗糙度的主要原因。最近，研究人员已普遍使用原子力显微镜(AFM)在线测量硅片表面微粗糙度，同时还研究了硅片表面微区变化与器件性能间的关系。

　　硅片表面颗粒污染仍然是导致器件成品率降低的主要原因，控制这类污染要同时做好以下两个方面的工作：材料厂家保证原始硅片符合技术指标;器件厂家在制作过程中要监控颗粒污染以减少有害缺陷，这类有害缺陷的大小一般为集成电路线宽的1/3到1/10。随着集成电路特征尺寸减小，气体及化学试剂中残存颗粒的作用也更加明显。已有大量实验数据证明，范德瓦尔斯力以及静电作用是影响落在硅片表面颗粒密度增高的主要因素，但由气体、试剂、高纯水以及封装环境气氛产生的颗粒向硅片表面传递的机理仍须进一步研究。从测试角度来看，表面微缺陷与小于0.2μm的颗粒的检测将互相干扰，难以区别。如果表面微缺陷不能控制的话，则局部光散射点(LLS)密度会大大超过允许值，但是对于未来的纳米级(特征尺寸<0.1μm)集成电路来说，LLS及颗粒的大小与密度的指标仍是一个悬而未决的问题。换言之，在未来的十年内，对这类污染的检测方法与技术以及降低其密度的研究将是半导体材料研究人员面临的极富挑战性的课题。

　　近年来，无污染制造(CFM)的重要性越来越为国际半导体界所认识，使用超净系统不但可减少硅片的缺陷，提高集成电路的成品率，而且还能延长设备使用寿命并提高其可靠性。目前，SEMI标准中关于每片颗粒数的指标没有考虑工艺过程的影响，当电路集成度非常高时，工艺过程的影响将上升为重要的因素，必须严格控制环境，减少颗粒产生。统计数字表明，设备连续运转污染最小，而设备搁置则会使颗粒污染增强。硅片的传输过程及容器也是重要的污染源，因此，持续使用的片盒需要认真清洗，在惰性气体中传输则要求气体中氧和水分含量均小于10ppb。此外，污染控制措施在硅片制备过程的成本越来越高，SMIF技术已引起了人们的重视，并开始在材料工艺线上使用。此外，“迷你环境”的应用也大大降低硅片的制造成本。以100级超净线和0.1级“迷你环境”组成的5000平方英尺的超净间的成本，比传统超净间造价低52%。在ULPA(超低穿透空气过滤器)方面降低了54%。

　　与此同时，控制表面质量的清洗技术研究也有新的进展。IMEC公司挑战有30年历史的RCA清洗工艺，报道了一种有效去除表面颗粒和金属杂质的清洗方法[35]。该方法可大幅减少用酸量，有利于环境保护，其不足之点是在硅片上形成疏水表面而不是亲水表面。现在，众多的研究人员仍在致力于简化清洗工艺，减小所用化学试剂的浓度，以及有效地控制硅片表面质量的研究[36]。

　　半导体材料标准的制定和推行已有32年历史，目前关于半导体材料的国际标准有近百个，通过来自世界各地3000多名工业技术专家的努力，每年都要制定新的SEMI标准。国际上硅材料产品及相关检测标准平均每2-3年制定、修订一次，近年来，越来越重视有关健康、环境和安全的标准。Huff[37]指出由于大直径硅片的缺陷和污染物尺寸和密度急剧减小，其测量方法和测量技术也将发生变化。可以预计，进入纳米集成电路时代以后，将大量地引入原位检测、无损测量和实时反馈控制技术以及新的数学统计方法。

　　5.硅基材料研究进展

　　5.1硅外延材料

　　双极、CMOS和BiCMOS超大规模集成电路对外延材料的需求有增无减，外延层变得越来越薄，参数越来越严格，并要求有足够的平滑区和陡峭的过渡区。近年来已开发出低温外延、光外延、等离子CVD、减压CVD和选择外延等技术和设备。目前直径200mm的硅外延片虽然价格偏高，但在深亚微米集成电路应用中仍具有一定的竞争能力。直径300mm的外延片将是纳米集成电路的首选材料，这主要是由于其外延层可做到微缺陷少，均匀性好，是高密度、高性能电路理想的初始材料[38]。

　　5.2绝缘体上硅(SOI)材料

　　SOI材料在提高电路集成度和运行速度、抗辐射能力以及减小漏电流方面明显优于体硅和外延材料。近几年，SOI材料完整性不断提高，其中发展较快的有SIMOX、BESOI和SMART-CUT三类材料(见图4)。BESOI材料中的缺陷密度低，更接近传统硅片，但界面缺陷和顶层硅的厚度控制没有完全解决;相比而言，SIMOX材料的埋层二氧化硅内针孔及杂质污染比较严重，但表面硅层和埋层二氧化硅厚度可精细控制，与现行集成电路工艺匹配较好。近两年，SMART-CUT材料的研究有较大的进展。其原理是利用H+离子注入，在硅片中形成气泡层，经与另一支撑片键合后，进行高温热处理，使注氢片从气泡层处裂开，最后经化学机械抛光后，得到高质量的SOI材料。现在法国SOITEC公司可批量提供5、6、8英寸的SMART-CUT片。因此，SOI材料可以做为传统硅材料的补充，发挥更大的作用[39]。

　　(a) SIMOX(b) BESOI(c) SMART-CUT5.3锗硅和应变硅材料

　　锗硅材料(SiGe)材料既可与现有的超大规模集成电路硅工艺兼容，又能够实现“能带工程”，是未来微电子产业中主要的硅基材料。Paul[40]给出了设想中的集成电路芯片结构，列举了SiGe的多种用途，如HBT、光探测器、光波导、量子器件等，展示了其广阔的发展前景。众所周知，Si与Ge之间有4.2%的晶格失配，由于SiGe的晶格常数基本上符合Vegard定律，因此在Si衬底上生长SiGe材料亦存在较大的晶格失配。制备可供集成电路使用的SiGe材料一直是硅基材料研究中的前沿课题。最近，以超高真空化学气相沉积(UHCVD)方法获得了一致性和重复性较好的材料。使用SiGe材料制备HBT、MODFET、共振隧穿二极管(RTD)和光电子器件方面也取得了长足的进展[41,42]。

　　为提高纳米集成电路的运行速度，应变硅材料技术应运而生。该技术于20世纪90年代初提出，90年代末出现应变硅技术开发公司。2001年和2002年，IBM和Intel相继宣布在65nm和90nm工艺中采用应变硅材料后，AMD、TSMC、UMC等公司也步其后尘推出应变硅技术。所谓应变硅技术是指硅外延层与衬底材料SiGe合金之间因晶格失配产生平面应力后(见图5)，改变了导带结构，造成能带交叠，使载流子有效质量减少，谷间散射降低，从而提高了硅中载流子的迁移率。采用应变硅材料不但能大幅提高MOS器件的运行速度，而且可沿用现有大规模集成电路的生产工艺，很快实现大批量生产。最近，人们还在尝试将SOI和SiGe应变硅材料结合在一起，发挥两者长处，开发高速度，低功耗的器件，为新一代集成电路的发展开辟了广阔的前景[43,44]。

　　6.未来展望

　　进入21世纪以来，由于化石能源价格攀升，环境污染日益严重，硅太阳电池技术开发进展显着，转换效率明显提高[45]，西欧国家鼓励在房顶上铺设太阳电池，形成了半导体硅材料新的市场驱动力。微机电系统(MEMS)研发亦有新的进展，SEMI正在制定一系列新的MEMS标准。特别是最近关于全硅拉曼激光器的研究结果将对硅光电子学发展起到重要的推动作用[46]。人们预料，众多新结构的器件的诞生和新的物理现象的发现，将引发微/纳电子学领域新的大发展。

　　随着半导体产业高潮的到来，硅材料将以高质量、低成本为主要目标，向标准化设备、厂房，新的加工处理工艺和大直径化方向发展。半导体硅及硅基材料的结构、力学、化学和电学特性的研究会随之不断深入;其缺陷控制、杂质行为、杂质与缺陷互作用及表面质量仍将是工艺技术研究的主攻方向。2004年最新的《国际半导体技术路线图》指出，半导体技术节点的周期已由2年变为3年，这意味着实际上纳米集成电路发展的步伐将放缓，计划到2019年世界上至少有2家公司开始16nm集成电路的试生产。纳米集成电路用硅及硅基材料是一个新的大系统工程，要求材料、试剂、气体、设备、检测、器件制造等各方面的研究单位、公司建立伙伴关系，及时提出问题，组织合作研究，共同投资开发，分享研发成果。未来的研究将采用自上而下(top down)和自下而上(bottom up)相结合的技术路线，包括在原子尺度上合成理想结构的材料，制备有实际应用前景的硅基光电材料，硅上化合物，硅上有机物等新型材料，开发能降低成本的各种新工艺，使材料满足并适应信息产业软件和硬件发展的需要和变化，这些将是21世纪知识经济蓬勃发展的基础和希望所在。

　　注：参考文献

　　1 S.M.Sze, Future Trends in Microelectronics, 2002.3

　　2 R.W.Series, et al., Semiconductor Silicon.1981.304

　　3 F.Dupret, N.Vander Bogaert, R.Assaker, Proc.8th Intern. Sym. Silicon Mater. Sci. Technol. (eds.H.R.Huff,H Tsuya and U. Gusele) 1998(1)：396

　　4 A.Seidl, G.Miiller, E.Dornberger et al., Proc 8th Inter. Sym. Silicon Mater. Sci. Technol. (eds.H.R.Huff,H Tsuya and U. Gusele) 1998(1)：417

　　5 Chandrasekhar, K.M.Kim, Proc 8th Inter. Sym. Silicon Mater.Sci.Technol.(eds.H.R.Huff,H Tsuya and U. Gusele).1998(1)：411

　　6 H.Tu, J.Cheng, et al., Microelectronic Engineering.2001，156：89

　　7 H.Tu, Q.Zhou, et al., Microelectronic Engineering, 2001，156：77

　　8 G.A.Rozgonyi, Semiconductor Silicon,PV 77-2(eds H.R.Huff and E.Sirtl), 1977.504

　　9 P.Gall, J.P.Fillard, J.Bonnafa, Intern. Conf.Defect Control in Semicond.(eds Yokohama & K.Sumino).1990.255

　　10 S.Sadamitsu , S.Umeno, Y.Koike et al., Jpn. J.Appl.Phys, 1993，32：3675

　　11 H.Yamagishi, I.Fusegawa, N.Fujimaki, et al., Semicond.Sci.Technol, 1992，7：A135

　　12 J.Ryuta, T.Tanka, Y.Shimanuki, et al., Jpn. J.Appl.Phys, 1990，29：Z1947

　　13 M.Hourai, T.Nagashima, E.Kajita, et al., J.Electrochem.Soc, 1995，142：3193

　　14 K.Nakamura, T.Saishoji, T.Ikeda, et al., J.Cryst.Growth, 1997，180：61

　　15 V.V.Voronkov, J.Cryst.Growth, 1982，59：625

　　16 T.Sinno, R.A.Brown, Semiconductor Silicon.1994.625

　　17 Qinghua Xiao and Hailing Tu, J. Cryst. Growth, 2004，271：368

　　18 J.Lagowski, P.Edelman, A.M.Kontkiewicz et al, Appl.Phys.Lett, 1993，63：3043

　　19 F.Shimura, T.Okwi, T.Kusama, et al., J.Appl.Phys, 1990，67：7168

　　20 K.Mishra, M.Banan, J.Moody, et al., Electrochem. Soc.Meeting, 1994，94-33：131

　　21 屠海令，朱悟新，王敬等，半导体学报，1999，20：237

　　22 H.Ennen , Appl. Phys. Lett., 1985，46：381

　　23 L.C.Kimreling, et al., Semiconductor Silicon, 1994.486

　　24 Tu Hailing, J. Rare Earths, 2004，22：571

　　25屠海令，全国半导体硅材料会议, 1986.6

　　26 T.Y.Tan, E.E.Gardner, W.K.Tice, et al., Appl. Phys. Lett, 1977，30：175

　　27 K.M.Bae, G.A.Rozgonyi, Extended Abstracts of ECS 191st Meeting, 1997.475

　　28 G.A.Rozgonyi, Crystalline Defects & Contamination, 1997，22：153

　　29 王敬，屠海令等，中国有色金属学报，1998，8：626

　　30 肖清华，屠海令，中国科学G辑，2004，34：319

　　31 N.M.Johnson and C.Van de Walle, Hydrogen in Semiconductors Ⅱ, Semiconductors and Semimetals, 1999，61：13

　　32 M.Stavola , Defects in Silicon Ⅲ, 1999，1：227

　　33 J.Weber, A.W.R.Leitch, Defects in Silicon Ⅲ, 1999，1：242

　　34 W.V.Ammon, et al., J. Crystal Growth, 2001，26：19

　　35 M.Meuris, P.W.Mertens, A.Opde,et al., Solid State Tech., 1995，38：109

　　36 A.R.Martin, German Patent: DE 196 31 363

　　37 H.R.Huff, ECS Extended Abstracts, 1993.943

　　38 J.Wen, H.Jia, P.Brabant and J.Italiano, Rare Metals, 2003，22，sappl：38

　　39 C.Mazure, ECS Proc. Silicon-on-insulator Technology and Devices Ⅺ, 2003，5：13

　　40 D.J.Paul, Thin Solid Films, 1998，21：172

　　41 R. Szweda, Ⅲ-Ⅴ Review, 1998，11：16

　　42 J.P.A. van der Wagt , IEDM 96, 1996.425

　　43 E.A.Fitzgerald, et al., Proc. 4th Intern. Symp. Adv. Sci. Technol. Si Mater., 2004.251

　　44 H.J.Hovel, et al., Proc. 4th Intern. Symp. Adv. Sci. Technol. Si Mater., 2004.275

　　45 B.Sopori, J. Electronic Materials, 2002，31：972

　　46 H.Rong, et al., Nature, 2005，433：725